前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇電路設(shè)計步驟范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

電路設(shè)計步驟范文第1篇

關(guān)鍵詞：鍋爐鋼結(jié)構(gòu)；原則；設(shè)計步驟

中圖分類號：TU391 文獻(xiàn)標(biāo)識碼：A 文章編號：

前言

鍋爐鋼結(jié)構(gòu)鋼結(jié)構(gòu)工程具有自重小、剛度大、基礎(chǔ)造價低、抗震性能好等優(yōu)點(diǎn)，通常用于高層（超高層）、大跨度、體型復(fù)雜、荷載或吊車起重量大、有較大振動、高溫車間、密封性要求高、要求能活動或經(jīng)常裝拆的結(jié)構(gòu)。

一、鍋爐鋼結(jié)構(gòu)設(shè)計原則

近年來，在鋼結(jié)構(gòu)設(shè)計中經(jīng)常出現(xiàn)失穩(wěn)事故，造成嚴(yán)重的人員傷亡與經(jīng)濟(jì)損失，主要原因是由于以下兩方面造成：由于空間網(wǎng)架、網(wǎng)殼結(jié)構(gòu)等新型鋼結(jié)構(gòu)的不斷出現(xiàn)，造成相關(guān)設(shè)計者沒有足夠的時間去了解掌握這些新型結(jié)構(gòu)的設(shè)計；由于鋼結(jié)構(gòu)設(shè)計者缺乏相關(guān)設(shè)計經(jīng)驗(yàn)，關(guān)于鋼結(jié)構(gòu)和構(gòu)件的整體穩(wěn)定性概念理解不夠清晰，成為鋼結(jié)構(gòu)設(shè)計中經(jīng)常出現(xiàn)的薄弱環(huán)節(jié)。因此，穩(wěn)定性成為鋼結(jié)構(gòu)設(shè)計中一個突出的問題，如果處理不好此類問題，將會造成不可估計的損失。所以根據(jù)穩(wěn)定性問題在實(shí)際的鋼結(jié)構(gòu)設(shè)計中的特點(diǎn)，以及未來更好的保證鋼結(jié)構(gòu)設(shè)計中構(gòu)件不會喪失穩(wěn)定性，設(shè)計過程中應(yīng)嚴(yán)格遵守以下三條基本原則：保證整體結(jié)構(gòu)的細(xì)部構(gòu)造和構(gòu)件的穩(wěn)定計算，二者必須相互配合，相互統(tǒng)一；在進(jìn)行結(jié)構(gòu)布置時，必須從整個體系和組成部分的穩(wěn)定性要求出發(fā)，進(jìn)行全面考慮；必須保證結(jié)構(gòu)計算簡圖和實(shí)際計算方法所依據(jù)的簡圖相一致，這對框架結(jié)構(gòu)的穩(wěn)定計算起著相當(dāng)關(guān)鍵的作用。

二、鍋爐鋼結(jié)構(gòu)設(shè)計步驟

1、方案設(shè)計

廣泛開展國內(nèi)外的文獻(xiàn)、資料調(diào)研，根據(jù)設(shè)計輸入文件提出的具體要求，明確設(shè)計目標(biāo)，提出總體設(shè)計方案。明確工作原理、結(jié)構(gòu)形式、幾何尺寸等主要設(shè)計參數(shù)。 對可能影響總體性能的關(guān)鍵部件設(shè)計參數(shù)的提出要有依據(jù)，如借鑒國內(nèi)外的設(shè)計參數(shù)、已有的實(shí)驗(yàn)結(jié)果、近似計算結(jié)果或經(jīng)驗(yàn)值等。對設(shè)計方案在可靠性、可行性、維修性、有效性、適應(yīng)性、經(jīng)濟(jì)性等方面加以分析、比較、開展綜合評價，確定最終方案。

2、初步設(shè)計

在充分考慮到強(qiáng)度、剛度、工藝性、維修性等方面的因素的基礎(chǔ)上， 建立關(guān)鍵設(shè)計的分析計算模型，開展有關(guān)方面的性能計算。 提供設(shè)計依據(jù)。 根據(jù)計算結(jié)果改進(jìn)方案，調(diào)整參數(shù)。開展技術(shù)經(jīng)濟(jì)和安全性分析與評估， 特別是對于結(jié)構(gòu)復(fù)雜的關(guān)鍵技術(shù)要開展詳細(xì)的分析評估，完成設(shè)計報告。

（1）鋼結(jié)構(gòu)布置形式

鋼結(jié)構(gòu)主要有框架、平面架、網(wǎng)架、索膜、輕鋼以及塔桅等結(jié)構(gòu)形式。通常情況下，每個形式都有其獨(dú)特的特點(diǎn)，因此在選型的時候要結(jié)合具體情況充分考慮它們的特點(diǎn)，在面對具體問題時要具體分析。例如，對于那些屋面覆蓋跨度較大的建筑時，可以選擇以構(gòu)件受拉為主的懸索或索膜結(jié)構(gòu)；在建筑輕鋼工業(yè)廠房時，需要有較大的懸掛荷載或移動荷載，此時我們需要選擇與之相適應(yīng)的網(wǎng)架，放棄門式鋼架。

（2）選擇鋼結(jié)構(gòu)材料

材料選擇原則：由于低合金鋼（Q345）比碳鋼（Q235）穩(wěn)定性差，但強(qiáng)度高，價格稍貴。一般說來，鋼結(jié)構(gòu)桿件按構(gòu)造要求的較多，剛度控制的也較多，因此，用碳鋼（Q235）是合算的；但在強(qiáng)度控制的桿件上選用低合金鋼（Q345）是合算的；同時由剛度控制、但強(qiáng)度也有較高要求的桿件，選用其中哪種都是不經(jīng)濟(jì)的，這時應(yīng)選用混用?；煊迷瓌t：一般情況下按桿件劃分或按板厚劃分。如按桿件劃分，如柱、梁、垂直支撐、頂板次梁等，可采用碳鋼（Q235），但對于大板梁、主柱應(yīng)盡量選用低合金鋼（Q345）；如按板厚劃分，薄板件可采用碳鋼（Q235），而厚板應(yīng)盡量選用低合金鋼（Q345）。但是，無論哪種選擇，都應(yīng)考慮市場的供應(yīng)情況。

（3）截面的選擇

選取合理的截面尺寸，對于降低鍋爐鋼結(jié)構(gòu)的重量來說是非常必要的一種手段。針對柱、梁、垂直支撐、水平支撐不同的受力特點(diǎn)，采取不同的措施，最大程度的減小翼緣和腹板的厚度，使各桿件截面的力學(xué)性能得到充分利用。對于柱來說，應(yīng)根據(jù)受力的實(shí)際情況，調(diào)整截面的尺寸，如不采用原有的寬翼緣的斷面，而采用拉開的斷面；對于梁來說，應(yīng)靈活調(diào)整梁的斷面尺寸，比如軸力大集中力小的梁，翼緣寬度應(yīng)選擇寬些，而軸力小集中力大的梁，翼緣寬度應(yīng)選擇窄些；對于垂直支撐，由于有些垂直支撐的軸力過大，采用以往的 W 型系列的工字型截面，致使部分截面的鋼板厚度達(dá)到了 50 mm，針對垂直支撐垂直受力的特點(diǎn)，截面鋼板厚度大于 20 mm 的截面改為箱型截面，端部過渡到工字型，節(jié)點(diǎn)連接保持不變。

3、技術(shù)設(shè)計

依據(jù)初步設(shè)計及初步評審結(jié)果完成技術(shù)設(shè)計報告及圖紙，對各組件及分組件開展詳細(xì)的結(jié)構(gòu)設(shè)計。在完成關(guān)鍵組件的詳細(xì)結(jié)構(gòu)設(shè)計之后， 還應(yīng)對其開展必要的性能分析校核。首先根據(jù)方案設(shè)計確定立柱柱距及運(yùn)轉(zhuǎn)層平臺的布置， 立柱柱距根據(jù)鍋爐本體及設(shè)計院管道位置的載荷要求合理布置；爐體露天布置或在地震區(qū)時， 水平支撐要承受風(fēng)載和地震水平力的作用。 為了保證梁的穩(wěn)定性和梁系統(tǒng)水平方向具有一定的整體剛性，應(yīng)設(shè)置支撐桿件，支撐桿件一般采用節(jié)點(diǎn)板相連接，各桿件內(nèi)力通過桿端焊縫傳給節(jié)點(diǎn)板，水平支撐桿件傳遞力最后到達(dá)節(jié)點(diǎn)板，水平支撐應(yīng)設(shè)置在承載較大的平面并盡量沿爐膛四周形成一封閉的、具有一定剛度的平面。在滿足結(jié)構(gòu)要求前提下，應(yīng)盡可能較少剛性水平支撐的層數(shù)，一般對 10米左右設(shè)置一層剛性水平支撐。頂板的布置。頂板梁是鍋爐鋼結(jié)構(gòu)主要的懸掛承重部件，在布置時應(yīng)保證傳力明確、結(jié)構(gòu)穩(wěn)定、易于安裝。 由于受到運(yùn)輸?shù)南拗疲?板梁的高度不能超過4000 mm， 立柱柱頂與頂板連接處一般采用鉸支連接，高度超限時應(yīng)進(jìn)行高度分段，即做成疊梁形式。根據(jù)鋼結(jié)構(gòu)布置形式要求選擇合理的節(jié)點(diǎn)連接形式，按節(jié)點(diǎn)的基本特性分：剛性連接，半剛性連接，和鉸接， 剛性連接是指節(jié)點(diǎn)和其他構(gòu)件一樣要承受彎矩，剪力和軸力；半剛性連接一般在設(shè)計中是不采用的；鉸接理論講是不受彎矩的，不能中間拼接，只用桿件端部的連接。

4、計算分析

根據(jù)以上的準(zhǔn)備，使用結(jié)構(gòu)分析軟件進(jìn)行結(jié)構(gòu)分析，結(jié)構(gòu)分析的關(guān)鍵是根據(jù)規(guī)范及經(jīng)驗(yàn)選擇荷載組合工況，同時確定取值界限（應(yīng)力、撓度、剛度、結(jié)構(gòu)側(cè)移等），選取合理的截面形式，經(jīng)分析計算確定最經(jīng)濟(jì)的截面，打印計算結(jié)果（包括應(yīng)力、軸力、彎矩剪力、位移、基礎(chǔ)負(fù)荷等）。

5、節(jié)點(diǎn)的設(shè)計

連接節(jié)點(diǎn)的常用方法包括等強(qiáng)設(shè)計與實(shí)際受力設(shè)計兩種，基于安全性的考慮，可以采用等強(qiáng)設(shè)計法，可以設(shè)計出焊縫、螺栓連接等。作為設(shè)計構(gòu)建中的核心，結(jié)構(gòu)的焊接主要有直角焊接、斜角焊接兩種。通常而言，節(jié)點(diǎn)設(shè)計的主要內(nèi)容包括焊接、栓接、連接板以及梁腹板，除此之外，還要考慮現(xiàn)場定位、臨時固定施工過程中的便利性。應(yīng)該嚴(yán)格按照相關(guān)規(guī)范，合理選擇焊接焊縫的尺寸及形式。焊條的選用應(yīng)和被連接金屬材質(zhì)相適應(yīng)。E43 對應(yīng) Q235，E50 對應(yīng) Q345；Q235 與 0345 連接時，應(yīng)該選擇低強(qiáng)度的 E43，而不是 E50。根據(jù)傳力特點(diǎn)的不同，節(jié)點(diǎn)可分為剛接、鉸接和半剛接，在選用節(jié)點(diǎn)時，必須要正確判斷節(jié)點(diǎn)的連接形式，做到整個設(shè)計的安全與合理。

6、繪制鋼結(jié)構(gòu)總圖

根據(jù)以上結(jié)構(gòu)布置、計算分析、節(jié)點(diǎn)計繪制基礎(chǔ)負(fù)荷、鋼結(jié)構(gòu)總圖（包括平、立面布置圖、平臺扶梯布置圖、基礎(chǔ)載荷圖、運(yùn)轉(zhuǎn)層開孔圖等），該圖中應(yīng)包括桿件布置、桿件截面、節(jié)點(diǎn)連接形式、桿件編號、材料、技術(shù)說明要求等信息。結(jié)束語鍋爐鋼結(jié)構(gòu)的設(shè)計是一個非常復(fù)雜繁瑣的過程，存在著許多不定的因素。在設(shè)計過程中可以采取優(yōu)化設(shè)計的理念，并將次構(gòu)件的作用盡可能考慮進(jìn)來，同時滿足鋼結(jié)構(gòu)設(shè)計的安全性與經(jīng)濟(jì)性，降低工程的成本。

總結(jié)語：

鍋爐鋼結(jié)構(gòu)是電站鍋爐的重要組成部分,它是支承和固定鍋爐本體各部件, 并維持它們之間的相對位置, 需要針對它的特點(diǎn)，嚴(yán)格按步驟設(shè)計，才能保證鍋爐安全運(yùn)。

參考文獻(xiàn)

[1] 陶然.鍋爐鋼結(jié)構(gòu)設(shè)計的步驟及特點(diǎn)[J].電站系統(tǒng)工程，27 卷第5 期，2011.9.

電路設(shè)計步驟范文第2篇

關(guān)鍵詞：板級設(shè)計；EDA工具；硬件連接檢查；Perl語言

中圖分類號： TP311文獻(xiàn)標(biāo)識碼：A文章編號：1009-3044(2008)33-1496-02

Discussion of Hardware Connectivity validation method in Board Level Design

JIANG Yuan-jun, WU Xiu-long

(School of Electronic Science and Technology, Anhui University, Hefei 230039,China)

Abstract: Based on the developing trend of board design's high-speed and complication, it is no surprise that how to shorten the time-to-market of products is an import metric for every design company. After fixing on the architecture of system and finishing the design entry, engineers can use EDA tools to do ERC check in order to reduce design errors. But EDA tools are short of the function in hardware connectivity check. In this article, we will discuss the feasibility and superiority of using a new method to go on with the hardware connectivity check, which is based on Perl (Practical Extraction and Report Language).

Key words:board level design; EDA tool; hardware connectivity validation; Perl

1 引言

目前的電子設(shè)計大多數(shù)是集成系統(tǒng)級設(shè)計，整個項(xiàng)目中既包含硬件整機(jī)設(shè)計又包含軟件開發(fā)。這種技術(shù)特點(diǎn)向電子工程師提出了新的挑戰(zhàn)。

首先，如何在設(shè)計早期將系統(tǒng)軟硬件功能劃分得比較合理，形成有效的功能結(jié)構(gòu)框架，以避免冗余循環(huán)過程；

其次，如何在短時間內(nèi)設(shè)計出高性能高可靠的PCB板。因?yàn)檐浖拈_發(fā)很大程度上依賴硬件的實(shí)現(xiàn)，只有保證整機(jī)設(shè)計一次通過，才會更有效的縮短設(shè)計周期。

眾所周知，電子技術(shù)的發(fā)展日新月異，而這種變化的根源，主要因素來自芯片技術(shù)的進(jìn)步，半導(dǎo)體工藝日趨物理極限，超大規(guī)模電路成為芯片發(fā)展主流[1]。而這種工藝和規(guī)模的變化又帶來了許多新的電子設(shè)計瓶頸，板級設(shè)計也受到很大的沖擊，最明顯的一個變化是芯片封裝的種類極大豐富，功能集成度、復(fù)雜度明顯增高；另外，芯片工作頻率提高，使得系統(tǒng)工作頻率的提高成為可能。而這些變化必然給板級設(shè)計帶來許多問題和挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導(dǎo)致低的布通率；其次，由于系統(tǒng)時鐘頻率的提高，引起的時序及信號完整性問題；第三，工程師希望使用功能更完備的EDA工具來完成復(fù)雜的高性能的設(shè)計[2]。

據(jù)此，我們不難看出，板級設(shè)計有以下三種趨勢：

1) 高速時鐘頻率及快速邊沿的設(shè)計成為主流[3]；

2) 產(chǎn)品小型化及高性能必須面對在同一塊板上由于混合信號設(shè)計技術(shù)（即數(shù)字、模擬及射頻混合設(shè)計）所帶來的分布效應(yīng)；

3) 設(shè)計難度的提高，導(dǎo)致傳統(tǒng)的設(shè)計流程及設(shè)計方法很難勝任當(dāng)前的技術(shù)。

基于板級設(shè)計的發(fā)展趨勢，目前有許多廠商從事電子設(shè)計自動化(EDA)工具的開發(fā)工作，如 Cadence, Synopsis, Mentor Graphics等EDA工具供應(yīng)商。EDA所涉及的領(lǐng)域非常廣泛，包括網(wǎng)絡(luò)、通信、計算機(jī)、航天航空等。產(chǎn)品則涉及系統(tǒng)板級設(shè)計、系統(tǒng)數(shù)字/中頻模擬/數(shù)模混合/射頻仿真設(shè)計、系統(tǒng)IC/ASIC/FPGA的設(shè)計/仿真/驗(yàn)證，軟硬件協(xié)同設(shè)計等。任何一家EDA供應(yīng)商均很難提供滿足各類用戶的不同設(shè)計需求的最強(qiáng)的設(shè)計流程。

2 板級電路的硬件連接驗(yàn)證方法

2.1 電路原理圖設(shè)計流程

我們知道原理圖設(shè)計是電路設(shè)計的基礎(chǔ)，只有在設(shè)計好原理圖的基礎(chǔ)上才可以進(jìn)行印刷電路板的設(shè)計和電路仿真等。電路原理圖設(shè)計流程如圖1所示。

原理圖具體設(shè)計步驟如下[4]：

1) 新建原理圖文件。在進(jìn)人 SCH 設(shè)計系統(tǒng)之前，首先要構(gòu)思好原理圖，即必須知道所設(shè)計的項(xiàng)目需要哪些電路來完成，然后用相應(yīng)的設(shè)計輸入工具來畫出電路原理圖。

圖1 電路原理圖設(shè)計流程圖

2) 設(shè)置工作環(huán)境。根據(jù)實(shí)際電路的復(fù)雜程度來設(shè)置圖紙的大小。在電路設(shè)計的整個過程中，圖紙的大小都可以不斷地調(diào)整，設(shè)置合適的圖紙大小是完成原理圖設(shè)計的第一步。

3) 放置元件。從元件庫中選取元件，布置到圖紙的合適位置，并對元件的名稱、封裝進(jìn)行定義和設(shè)定，根據(jù)元件之間的走線等聯(lián)系對元件在工作平面上的位置進(jìn)行調(diào)整和修改使得原理圖美觀而且易懂。

4) 原理圖的布線。根據(jù)實(shí)際電路的需要，利用 SCH 提供的各種工具、指令進(jìn)行布線，將工作平面上的器件用具有電氣意義的導(dǎo)線、符號連接起來，構(gòu)成一幅完整的電路原理圖。

5) 建立網(wǎng)絡(luò)表。完成上面的步驟以后，可以看到一張完整的電路原理圖了，但是要完成電路板的設(shè)計，就需要生成一個網(wǎng)絡(luò)表文件。網(wǎng)絡(luò)表是電路板和電路原理圖之間的重要紐帶。

6) 原理圖的電氣檢查。當(dāng)完成原理圖布線后，需要設(shè)置項(xiàng)目選項(xiàng)來編譯當(dāng)前項(xiàng)目，利用工具提供的錯誤檢查報告修改原理圖。

7) 編譯和調(diào)整。如果原理圖已通過電氣規(guī)范檢查，那么原理圖的設(shè)計就完成了。這是對于一般電路設(shè)計而言，尤其是較大的項(xiàng)目，通常需要對電路的多次修改才能夠通過電氣規(guī)范檢查。

8) 存盤和報表輸出：電路圖輸入工具一般會提供利用各種報表工具生成的報表（如網(wǎng)絡(luò)表、元件清單等），同時可以對設(shè)計好的原理圖和各種報表進(jìn)行存盤和輸出打印，為印刷板電路的設(shè)計做好準(zhǔn)備。

2.2 硬件連接驗(yàn)證方法的目的和驗(yàn)證范圍

在2.1中描述的原理圖設(shè)計流程中，電氣規(guī)范檢查是完成原理圖設(shè)計的必要條件[5]。對于一個龐大復(fù)雜的系統(tǒng)板級設(shè)計來說，由于設(shè)計工具在硬件連接性方面的檢查功能不完善，或者由于設(shè)計人員在設(shè)計中的忽視，硬件連接方面的一些錯誤在通過電氣規(guī)范檢查并報表輸出后的板級設(shè)計中時有出現(xiàn)。在這里所說的硬件連接方面的錯誤主要是指：原理圖中器件symbol中的芯片引腳名稱與該芯片說明書中命名的引腳名稱不同；沒有連接的引腳；輸入/輸出腳的沖突；電路設(shè)計中是否按照每個芯片說明書中規(guī)定的供電電壓為該芯片供電；電路設(shè)計中是否存在芯片的某一個引腳存在重復(fù)的上拉、下拉電阻或者同時存在一個上拉電阻和一個下拉電阻的矛盾情況。其中輸入/輸出腳的沖突包括兩個方面：一是驅(qū)動芯片和接收芯片的連接引腳的信號方向是否存在同為輸入或者同為輸入的相悖情況，二是驅(qū)動芯片輸出腳的輸出高低電平和接收芯片輸入腳的高低電平是否存在過驅(qū)動或者不足驅(qū)動的情況。

為了進(jìn)一步分析進(jìn)行硬件連接驗(yàn)證的必要性，以下按照連接性錯誤的類型逐一闡述：

1) 電路設(shè)計中是否存在未連接的節(jié)點(diǎn)：進(jìn)行節(jié)點(diǎn)連接驗(yàn)證通常是為了確認(rèn)器件的引腳是否存在沒有正確連接的情況，或者是否存在孤立節(jié)點(diǎn)即電路設(shè)計中是否存在某器件的一個節(jié)點(diǎn)沒有連接到其他任何器件的情況。通常情況下，電路設(shè)計人員會對電路設(shè)計中一些故意懸空的芯片引腳標(biāo)注上“NC”，這種情況則不屬于未連接的節(jié)點(diǎn)。在分析中，我們認(rèn)為未連接的節(jié)點(diǎn)既可以是器件的一個引腳未連接，也可以是完全沒有連到其他器件；對于電容，電阻和電感這樣的器件，我們也需要去確定它們的兩個引腳在設(shè)計中是否都被使用。

2) 電路設(shè)計中的是否存在芯片說明書中明確指出未連接時需要進(jìn)行特殊處理的輸入腳：進(jìn)行輸入腳測試的目的和進(jìn)行節(jié)點(diǎn)測試的目的很相似。電路圖中的浮空的輸入腳必須被給予特別的關(guān)注，因?yàn)橛捎谒鼈兲幱谶壿嫛?”和邏輯“0”的不確定性可能會給器件帶來不穩(wěn)定的工作狀態(tài)，或者引入了電子噪聲從而影響該器件的其他功能。

3) 電路設(shè)計中的是否存在錯接的電源腳或者地腳：進(jìn)行電源和地腳的連接驗(yàn)證的目的是為了確保電路設(shè)計中的每一個器件的電源和地腳都接入到正確的電源網(wǎng)絡(luò)上。此處的“正確”包含兩個方面的含義，其一是指電源腳接到電源節(jié)點(diǎn)，且地腳接地；其二是指電源腳所接的電壓值處在該芯片說明書要求的工作電壓范圍之內(nèi)。此外，輸入腳和輸出腳是否存在重復(fù)的上拉或下拉電阻，以及是否存在沖突的上/下拉電阻這兩個問題也必須予以關(guān)注。

4) 電路設(shè)計中的是否存在相悖的引腳方向：

圖2 糾錯流程圖

我們進(jìn)行此部分驗(yàn)證所遵循的評價標(biāo)準(zhǔn)如下：

a. 所有接收器件的輸入腳都至少被一個驅(qū)動器件的輸出腳驅(qū)動；

b.電路設(shè)計中的任意一個特定的節(jié)點(diǎn)只允許連接一個輸出腳；

c.輸出腳不能直接和電源/地腳連接。

5)電路設(shè)計中的是否存在數(shù)字驅(qū)動腳和數(shù)字接收腳的DC特性不匹配：我們進(jìn)行此部分驗(yàn)證是為了檢查驅(qū)動腳和輸出腳的高/低電平是否匹配，防止芯片存在過驅(qū)動或者不足驅(qū)動的情況出現(xiàn)。

6) 電路設(shè)計中的是否存在命名不一致性的情況：我們進(jìn)行此部分驗(yàn)證的目的是檢查電路設(shè)計中引腳的功能和節(jié)點(diǎn)命名是否存在不一致性。不一致性通常會發(fā)生在FPGA和連接性器件上，因?yàn)檫@些器件的引腳功能在電路設(shè)計中沒有明確提及。同時，差分信號的極性連接正確性也可以在此部分檢查。

2.3 硬件連接驗(yàn)證方法的實(shí)現(xiàn)

為了完成2.2中列舉的板級設(shè)計的硬件連接驗(yàn)證，我們需要按照以下三個步驟：

1) 首先比對原理圖中所有器件的供電電壓、引腳信號方向、數(shù)字腳的高低電平等一系列參數(shù)是否與對應(yīng)的芯片說明書的參數(shù)一致，如圖2所示：

2) 其次檢查原理圖中所有芯片的連接，特別是沒有使用的引腳的特殊處理、Open-Drain的引腳、電源的去耦電容等是否滿足其對應(yīng)的芯片說明書中的特定要求。

3) 最后檢查原理圖中所有存在連接關(guān)系的芯片中互相連接的引腳的輸入輸出方向是否正確，即不存在兩個輸入或者輸出腳對接的情況；檢查設(shè)計中存在互相連接的驅(qū)動與被驅(qū)動關(guān)系的芯片之間對接的數(shù)字腳的高低電平是否匹配，即不存在過驅(qū)動或者不足驅(qū)動的情況。

為完成上面提到的硬件連接驗(yàn)證的三個步驟，我們需要精確地比對電路原理圖中的器件參數(shù)和芯片說明書中的對應(yīng)參數(shù)的數(shù)值或者范圍是否一致。在日趨復(fù)雜的板級設(shè)計中要準(zhǔn)確無誤地完成參數(shù)的比對工作，單單憑借設(shè)計師的經(jīng)驗(yàn)或者肉眼觀察是很難做到的，這就要求我們必須借助有效的輔助工具進(jìn)行參數(shù)處理，排除電路原理圖和芯片說明書參數(shù)已經(jīng)匹配的連接，縮小檢查的范圍，最終憑借設(shè)計經(jīng)驗(yàn)和芯片說明書的規(guī)范來鎖定設(shè)計中確實(shí)存在的硬件連接錯誤，整個流程如圖2所示。

3 結(jié)論

本文介紹了一種新的基于Perl語言[4]的數(shù)據(jù)庫處理工具進(jìn)行系統(tǒng)板級設(shè)計中的硬件連接性驗(yàn)證的方法，運(yùn)用此方法，我們可以在系統(tǒng)設(shè)計的早期階段發(fā)現(xiàn)系統(tǒng)內(nèi)潛在的芯片功能性或者參數(shù)匹配方面的錯誤，將硬件設(shè)計的錯誤降到最低，便于大大提升設(shè)計一次成功率，降低設(shè)計成本，縮短產(chǎn)品進(jìn)入市場的周期。

參考文獻(xiàn)：

[1] 王衛(wèi)平.電子工藝基礎(chǔ)：第2版.2003年09月.北京：電子工業(yè)出版社.

[2] 集成系統(tǒng)PCB板設(shè)計的新技術(shù).[2003-11-25].上海泰齊科技網(wǎng).

[3] 周潤景，袁偉亭編著.Cadence 高速電路板設(shè)計與仿真（第2版）.2007年09月.北京：電子工業(yè)出版社.

[4] 李剛，王艷林，孫江宏等編著.Protel DXP電路設(shè)計標(biāo)準(zhǔn)教程.2005年06月.北京：清華大學(xué)出版社.

電路設(shè)計步驟范文第3篇

關(guān)鍵詞：電子設(shè)計自動化技術(shù) 數(shù)字電子技術(shù)試驗(yàn) 應(yīng)用

隨著時代與科技的不斷發(fā)展，新形勢下各大高校數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)也隨之發(fā)生改變，數(shù)字電子技術(shù)屬于一門實(shí)用性強(qiáng)的綜合型學(xué)科，只有學(xué)好數(shù)字電子技術(shù)才能為接下來電子信息后續(xù)課程打好基礎(chǔ)。電子設(shè)計自動化設(shè)計是計算機(jī)結(jié)合集成電路下衍生的產(chǎn)物，現(xiàn)今可編程邏輯器應(yīng)用范圍越來越廣，運(yùn)用計算機(jī)編程技術(shù)可對電子設(shè)計產(chǎn)品進(jìn)行更大程度上的優(yōu)化和控制，可編程邏輯器為電子電路實(shí)驗(yàn)提供了新的設(shè)計方法，提高了設(shè)計電子產(chǎn)品硬件的便捷性，使原有的系統(tǒng)設(shè)計方式、核心技術(shù)得到轉(zhuǎn)變，促進(jìn)了電子設(shè)計自動化的發(fā)展，使其具備更加廣闊的前景。

一、EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)的優(yōu)勢

現(xiàn)階段大部分高等院校數(shù)字電子技術(shù)實(shí)驗(yàn)通過使用多種實(shí)驗(yàn)箱，讓學(xué)生自行連接電路，運(yùn)用儀器對連接的電路做出檢驗(yàn)，對其驗(yàn)證結(jié)果進(jìn)行總結(jié)和分析。此種集成芯片設(shè)計電路連接的過程中存在較多的問題，例如電路復(fù)雜、芯片短缺、查找故障難度高、儀器及其附屬設(shè)施易破壞、缺乏實(shí)驗(yàn)設(shè)備等，致使連接電路難度較高，學(xué)生對數(shù)字電子技術(shù)實(shí)驗(yàn)興趣不高，實(shí)驗(yàn)效果不夠理想。隨著時代的發(fā)展，傳統(tǒng)的數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)也應(yīng)作出與時俱進(jìn)的改變，為了加大學(xué)生的學(xué)習(xí)興趣，提高連接電路的成功率，在以往的數(shù)字電子技術(shù)實(shí)驗(yàn)中引進(jìn)電子設(shè)計自動化技術(shù)，改變原有電路設(shè)計方法，使EDA技術(shù)下的電路設(shè)計變得更加可靠而有效。以往的數(shù)字電路設(shè)計方法只能設(shè)計出完整電路的一部分，在實(shí)際連接數(shù)字電路時會因?yàn)榱慵蛔?、性能與電路設(shè)計性能不相符等問題，致使需要重復(fù)實(shí)驗(yàn)，再次設(shè)計完整的數(shù)字電路并操作、驗(yàn)證等，此種方法過于費(fèi)時，對學(xué)生而言學(xué)習(xí)興趣不高。使EDA技術(shù)下的電路設(shè)計方法是分階段進(jìn)行，首先將整體的電路劃分為多個模塊，然后再設(shè)計各模塊，此種方法適用性強(qiáng)、干擾性小，從而能夠進(jìn)一步保證電路連接的準(zhǔn)確性、可靠性，EDA技術(shù)有利于推動電子產(chǎn)品的發(fā)展。

二、EDA技術(shù)設(shè)計的步驟

EDA技術(shù)設(shè)計數(shù)字電路首先要對系統(tǒng)進(jìn)行全面的分析，將完整的系統(tǒng)分為多個獨(dú)立存在的模塊，然后逐一設(shè)計各個模塊，對應(yīng)不同模塊采用不同的輸入方式，在系統(tǒng)中就可對設(shè)計模塊進(jìn)行仿真模擬，驗(yàn)證其電路連接的正確性，待驗(yàn)證合格后，將設(shè)計電路圖下載至存儲介質(zhì)。

綜合是指運(yùn)用電子設(shè)計自動化系統(tǒng)中的綜合器將VHDL軟件設(shè)計與硬件聯(lián)系在一起，形成可行的硬件電路。綜合器具備源文件整合功能，可保證綜合硬件的可操作性，電子設(shè)計自動化具有邏輯綜合功能，并能對設(shè)計出的數(shù)字電路進(jìn)行優(yōu)化，可將邏輯級電路圖轉(zhuǎn)變?yōu)殚T級電路，自動生成分析文件、網(wǎng)表文件及其附屬報告。

綜合完成之后還需運(yùn)用相關(guān)適配器將網(wǎng)表文件對目標(biāo)元件作邏輯映射，此種操作方式叫做布線布局，也叫做適配，這個過程涉及到邏輯分割、布局布線、底層器件配置、邏輯優(yōu)化等內(nèi)容的實(shí)施，當(dāng)適配通過后系統(tǒng)就會自動生成時序仿真網(wǎng)表文件、時序仿真下載文件，大部分文件格式為JEDEC、Jam，適配對象與相關(guān)元件結(jié)構(gòu)細(xì)節(jié)形成直接的對應(yīng)關(guān)系。

再通過電子設(shè)計自動化系統(tǒng)對適配生成結(jié)果測試完成后，才能作編程下載處理，這個過程就叫做仿真。在EDA設(shè)計中最關(guān)鍵的步驟就是仿真，仿真是整個數(shù)字電路設(shè)計的重要階段，運(yùn)用電子設(shè)計自動化系統(tǒng)進(jìn)行時序仿真、功能門級仿真，可從兩種級別分別作仿真測試。時序仿真是指對適配通過之后生成的網(wǎng)表文件作仿真處理，模擬各級元件在實(shí)際運(yùn)作的過程中，其元件性能的仿真實(shí)驗(yàn)，考慮到元件、硬件性能的特點(diǎn)，獲得仿真結(jié)果精度較高，由系統(tǒng)生成的時序仿真網(wǎng)表文件中對數(shù)字電路各元件的延遲做出了具體說明。功能仿真主要是對設(shè)計中的邏輯功能進(jìn)行仿真，分析和觀測仿真結(jié)果與原有的數(shù)字電路設(shè)計功能要求是否相符，功能仿真對任意一項(xiàng)具體元件硬件性能、延遲等均不介紹。

經(jīng)仿真驗(yàn)證數(shù)字電路成功后，將適配通過的下載文件、配置文件下載至存儲介質(zhì)，將以設(shè)計成功的文件下載至FPGA 、CPLD工具當(dāng)中，便于對設(shè)計硬件進(jìn)行調(diào)整及驗(yàn)證，再將其輸入系統(tǒng)中作統(tǒng)一測試，驗(yàn)證設(shè)計電路在實(shí)際應(yīng)用中潛在的問題，減少使用電路的差錯性，不斷改進(jìn)問題電路，優(yōu)化設(shè)計。

三、在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用實(shí)例

將EDA設(shè)計技術(shù)應(yīng)用在數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)中，以設(shè)計計數(shù)譯碼電路為例，通過混合輸入的設(shè)計方式，具體說明自動化電子設(shè)計在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用。首先按照原理圖設(shè)計模6計數(shù)器，其編碼方式為BCD碼，采用通用型集成芯片將模6計數(shù)器的編碼方式轉(zhuǎn)變?yōu)?421BCD碼，使其成為可作十進(jìn)制處理的計數(shù)工具，運(yùn)用計數(shù)工具中的異步清零端，將十進(jìn)制改變?yōu)榱M(jìn)制計數(shù)工具，具體設(shè)計電路及其仿真波形如下圖1，這種方式是構(gòu)建數(shù)字電路實(shí)驗(yàn)設(shè)計的基本設(shè)想。

在系統(tǒng)中運(yùn)用VHDL方法來設(shè)計驅(qū)動共陰極數(shù)碼管七段并將其顯示出來，生成完整的、不可逆的譯碼電路，具體方法如下，采用VHDL語言描述出譯碼器，將d3、d2、d1、d0看作是顯示譯碼器的輸入口，其中X為顯示譯碼器的輸出口，假設(shè)輸出口X是矢量形式，可有七個不同的數(shù)量關(guān)系值，這七個數(shù)量關(guān)系值即表示為七個不同的輸出設(shè)備數(shù)碼管的段碼。當(dāng)d3、d2、d1、d0分別對應(yīng)不同的8421BCD碼，譯碼器就會自動生成與連接外端的輸出數(shù)碼及其不同的對應(yīng)段碼，最終統(tǒng)一由驅(qū)動數(shù)碼管將其反映出來，按照原理圖輸入方法設(shè)計的六進(jìn)制計數(shù)工具、VHDL語言輸入方法共同設(shè)計的七段顯示譯碼器成功之后，就可利用數(shù)字電路生成系統(tǒng)，生成頂層功能模塊，運(yùn)用相應(yīng)的原理圖文件、VHDL語言文件對其作出調(diào)整和使用，計數(shù)譯碼電路層次原理圖見下圖2。

結(jié)束語

綜上所述，自動化電子設(shè)計有利于提高數(shù)字電子技術(shù)的實(shí)驗(yàn)效果，此種方法設(shè)計電路靈活性較高、干擾性小，不存在硬件、儀器等相關(guān)設(shè)施的影響。將整體的電路設(shè)計劃分為多個模塊并進(jìn)行設(shè)計，此種方式適用性較強(qiáng)，即使在面對復(fù)雜的數(shù)字電路設(shè)計的情況下，也能將其變得簡單。

參考文獻(xiàn)：

[1]王彩鳳，胡波，李衛(wèi)兵.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2011（1）

電路設(shè)計步驟范文第4篇

關(guān)鍵詞：EDA技術(shù)；電子技術(shù)；應(yīng)用研究

1引言

電子技術(shù)是電子信息類專業(yè)課程之一，通常包括數(shù)電、模電和高配電三個部分。電子技術(shù)的學(xué)習(xí)對相關(guān)專業(yè)的學(xué)生是非常重要的，將直接影響到學(xué)生的專業(yè)技術(shù)水平和實(shí)踐能力，應(yīng)該引起教師和學(xué)生的重視。

2傳統(tǒng)電子技術(shù)教學(xué)的弊端

傳統(tǒng)電子技術(shù)課程在實(shí)際教學(xué)過程中存在諸多弊端。例如：電子技術(shù)教材已無法適應(yīng)當(dāng)前快速發(fā)展的電子技術(shù)，不能與最新技術(shù)接軌，如果繼續(xù)采用傳統(tǒng)教材和培養(yǎng)模式，將對教學(xué)質(zhì)量和學(xué)生實(shí)踐能力產(chǎn)生重要影響；滿足學(xué)生實(shí)際訓(xùn)練需求的輔助設(shè)備存在不足，導(dǎo)致學(xué)生進(jìn)行的實(shí)驗(yàn)多是基于“電路模塊化”的設(shè)計項(xiàng)目，而傳統(tǒng)電路所使用的設(shè)計方法無法適應(yīng)現(xiàn)代化的大型項(xiàng)目的設(shè)計需求；傳統(tǒng)電子技術(shù)教學(xué)中，內(nèi)容抽象，實(shí)踐不足，缺乏創(chuàng)新設(shè)計方面的教學(xué)課程。

3EDA技術(shù)的含義和EDA技術(shù)課程特征

EDA，是ElectronicsDesignAutomation的縮寫，意為電子設(shè)計自動化，是基于計算機(jī)輔助設(shè)計、輔助制造、輔助測試、輔助工程的概念發(fā)展而來的。EDA技術(shù)也被稱為電子設(shè)計機(jī)動化技術(shù)，是在計算機(jī)為載體的EDA軟件平臺上，融合應(yīng)用電子技術(shù)、計算機(jī)技術(shù)和智能化技術(shù)，采用硬件描述語言進(jìn)行設(shè)計，計算機(jī)將自動完成設(shè)計語言邏輯編譯、化簡、分割、布局、仿真等步驟。

4EDA技術(shù)在電子技術(shù)中的設(shè)計流程

就EDA技術(shù)電子技術(shù)流程而言，主要可劃分為系統(tǒng)劃分、圖形或者VHDL輸入、代碼級功能仿真、適配前時序仿真及AS1C實(shí)現(xiàn)等。

5EDA技術(shù)在電子技術(shù)中的實(shí)踐運(yùn)用

5.1運(yùn)用仿真軟件代替硬件

隨著EDA技術(shù)的發(fā)展，越來越多的仿真軟件開始出現(xiàn)，并逐步運(yùn)用到實(shí)際的電路設(shè)計中，例如，SPICE/PSPICE，KELI，WEB，ANSMS，SIMULINK等。通過這些仿真軟件，可以構(gòu)建兼具科學(xué)化與規(guī)模化的實(shí)驗(yàn)、實(shí)習(xí)平臺，而在這些實(shí)驗(yàn)平臺上，電路仿真實(shí)驗(yàn)、交直流分析、影響頻率監(jiān)測、電路參數(shù)掃描分析等實(shí)驗(yàn)均可以進(jìn)行。以仿真軟件代替硬件的形式有效彌補(bǔ)了電路設(shè)計實(shí)訓(xùn)中設(shè)備不足的問題。EDA技術(shù)運(yùn)用到電子技術(shù)中，以科學(xué)化、現(xiàn)代化的教學(xué)手段，降低了實(shí)訓(xùn)過程對硬件設(shè)施的依賴性，使得學(xué)生在實(shí)訓(xùn)過程中不再受到實(shí)驗(yàn)設(shè)備不足及教學(xué)硬件缺乏的影響。

5.2將硬件設(shè)計轉(zhuǎn)化為軟件設(shè)計

EDA技術(shù)在電子技術(shù)中的運(yùn)用，降低了實(shí)訓(xùn)過程對硬件設(shè)施的依賴性，學(xué)生可以轉(zhuǎn)化設(shè)計思路和載體，直接在EDA技術(shù)所搭建的軟件平臺上，進(jìn)行電子產(chǎn)品設(shè)計。例如，Layout、PowerPCB等。通過EDA軟件將硬件設(shè)計轉(zhuǎn)化為軟件設(shè)計，不僅提高了學(xué)生的電子技術(shù)中的綜合技能水平，而且極大程度上調(diào)動學(xué)生的學(xué)習(xí)積極性。

5.3驗(yàn)證設(shè)計實(shí)驗(yàn)和電路設(shè)計方案的正確性

在EDA技術(shù)平臺中，計算機(jī)可自動完成編譯、分析、仿真、優(yōu)化等步驟。因此，利用EDA技術(shù)時，可采用系統(tǒng)仿真和結(jié)構(gòu)模擬方法，在確保系統(tǒng)各環(huán)節(jié)的子項(xiàng)目和子模塊能夠運(yùn)轉(zhuǎn)的情況下，對設(shè)計實(shí)驗(yàn)和電路設(shè)計方案的準(zhǔn)確性和可行性進(jìn)行驗(yàn)證。仿真完成后，對各個子電路的結(jié)構(gòu)進(jìn)行檢測和分析，獲取必要的技術(shù)參數(shù)，并以此為依據(jù)判斷電路設(shè)計是否科學(xué)合理，各項(xiàng)性能指標(biāo)是否可靠有效。EDA技術(shù)中的系統(tǒng)仿真和量化分析，在有效提高電子技術(shù)設(shè)計水平和相對應(yīng)的電子產(chǎn)品質(zhì)量方面具有積極影響，對于整個電子產(chǎn)品行業(yè)的發(fā)展也具有重要作用。

5.4優(yōu)化所設(shè)計電路的特性

在EDA技術(shù)條件下，借助其自身所具有的溫度分析、統(tǒng)計分析功能，能夠有效分析出電路在各種不同條件下所具有的特征，從而確定電子元器件的最佳技術(shù)參數(shù)、系統(tǒng)穩(wěn)定程度以及合適的電路結(jié)構(gòu)，以全面優(yōu)化電路設(shè)計。

5.5科學(xué)模擬測試電路特性

由于受到測試方法、儀表精度等因素的限制，在電路設(shè)計過程中，進(jìn)行大量數(shù)據(jù)測試和特性分析時，會出現(xiàn)較大的誤差，并給電子產(chǎn)品制作和產(chǎn)品質(zhì)量帶來一些問題。而在EDA技術(shù)條件下，模擬測試的工作量將大幅下降，大部分測試工作將直接由計算機(jī)自動完成，既減輕了測試的工作量，又提高了測試的精確性，從而實(shí)現(xiàn)全方位、全功能測試。

5.6EDA技術(shù)條件下，可多人同時操作

在EDA技術(shù)條件下進(jìn)行電路框架構(gòu)建和設(shè)計，能夠保證設(shè)計方案的整體性和合理性。當(dāng)設(shè)計過程中任意子環(huán)節(jié)或子模塊出現(xiàn)問題時，設(shè)計人員都能夠從問題自身開始逐步解決。基于這一優(yōu)勢，電子系統(tǒng)的設(shè)計和開發(fā)可由多人同時進(jìn)行。在電子設(shè)計類競賽培訓(xùn)時，在電子產(chǎn)品設(shè)計制作過程中運(yùn)用EDA技術(shù)，能夠?yàn)閳F(tuán)隊(duì)設(shè)計奠定良好的技術(shù)基礎(chǔ)。

5.7降低設(shè)備損耗和實(shí)訓(xùn)成本

傳統(tǒng)教學(xué)中的實(shí)驗(yàn)或設(shè)計課程中，檢查試驗(yàn)箱和面包板鏈接插件是否松動、檢查數(shù)據(jù)處理器是否存在灼燒、焊接設(shè)備、連接電路、調(diào)試電路等步驟都需要學(xué)生花費(fèi)大量的時間去操作。而在EDA技術(shù)條件下，學(xué)生可以在實(shí)驗(yàn)正式開始前，依照實(shí)驗(yàn)設(shè)計方案和步驟進(jìn)行仿真測試，減少了大量繁瑣的步驟。既節(jié)省了大量實(shí)訓(xùn)時間，又有效降低實(shí)驗(yàn)設(shè)備的耗材和損耗；既節(jié)約實(shí)訓(xùn)成本，又提高實(shí)訓(xùn)效率。

6結(jié)束語

在實(shí)訓(xùn)過程中，采用以軟件替代硬件的方式進(jìn)行設(shè)計結(jié)構(gòu)搭建、仿真調(diào)試和產(chǎn)品制作，既提高學(xué)生的開發(fā)能力和創(chuàng)新能力，又極大的降低了設(shè)備損害和培訓(xùn)成本，實(shí)訓(xùn)內(nèi)容、學(xué)生創(chuàng)新思維、設(shè)計能力都將得到進(jìn)一步的豐富和提高，電子技術(shù)也將得到進(jìn)一步發(fā)展。

參考文獻(xiàn)

電路設(shè)計步驟范文第5篇

【關(guān)鍵詞】高職 應(yīng)用電子技術(shù)專業(yè) 畢業(yè)設(shè)計質(zhì)量 電子線路CAD

【Abstract】The graduation design of Higher vocational college is an important part of higher vocational education teaching and it also plays an essential component of higher vocational education personnel training plan. Doing a good job at graduation design is very useful for higher vocational colleges to cultivate high？鄄quality technical and skilled talents. With the introduction of Protel software to applied electronic technology specialty graduation design， it is greatly improved the quality of graduate design.

【Keywords】higher vocational college； applied electronic technology specialty； quality of graduation design；electronic circuit CAD

【基金項(xiàng)目】本文系紹興市教育科學(xué)2014年度規(guī)劃課題“應(yīng)用電子線路CAD設(shè)計軟件提高高職應(yīng)用電子技術(shù)專業(yè)學(xué)生畢業(yè)設(shè)計質(zhì)量的研究與實(shí)踐”研究成果。（項(xiàng)目編號：SGJ14025，項(xiàng)目主持人：周旭丹）

【中圖分類號】G421 【文獻(xiàn)標(biāo)識碼】A 【文章編號】2095-3089（2016）04-0248-02

高職院校畢業(yè)設(shè)計是高職教育教學(xué)的一個重要環(huán)節(jié)，是高職人才培養(yǎng)計劃的重要組成部分，也是高職實(shí)現(xiàn)人才培養(yǎng)目標(biāo)的最后一個階段[1]。它既是對學(xué)生在大學(xué)期間所學(xué)知識、技術(shù)與能力的檢驗(yàn)，也是對高職院校教育教學(xué)質(zhì)量的全面、綜合的檢查[2]。它既是學(xué)生對理論知識綜合運(yùn)用的過程，也是學(xué)生理論結(jié)合實(shí)踐分析解決實(shí)際問題和培養(yǎng)初步科學(xué)研究能力的重要階段，又是對學(xué)生團(tuán)隊(duì)協(xié)作能力、創(chuàng)新思維能力等綜合素質(zhì)的全面檢驗(yàn)。做好畢業(yè)設(shè)計，對高職培養(yǎng)高素質(zhì)技術(shù)技能人才，具有十分重要的作用。對以培養(yǎng)面向現(xiàn)代電子產(chǎn)品生產(chǎn)企業(yè)從事電子產(chǎn)品的生產(chǎn)及組織管理的應(yīng)用電子技術(shù)專業(yè)來說，在畢業(yè)設(shè)計中引入Protel軟件開展“基于產(chǎn)品研發(fā)過程”的課題研究，意義重大。本人在指導(dǎo)應(yīng)電專業(yè)學(xué)生開展畢業(yè)設(shè)計中積極進(jìn)行了這方面的探索，取得了良好的效果。

1.將Protel軟件引入應(yīng)電專業(yè)畢業(yè)設(shè)計的可行性

Protel軟件最早是Altium公司在80年代末推出的，經(jīng)過了Protel DOS版，Protel 98，Protel 99 SE，Protel DXP等多個版本，目前最高版本是altium designer。在電子行業(yè)眾多的CAD軟件中，它當(dāng)之無愧地排在眾多EDA軟件的前面，是電子設(shè)計者的首選軟件。該軟件具有電路原理圖SCH繪制、原理圖元件制作、電路仿真、PCB印制電路板設(shè)計、元件封裝制作、可編程邏輯器件設(shè)計、圖表生成、電子表格生成等強(qiáng)大的電子產(chǎn)品開發(fā)的功能。

應(yīng)用電子技術(shù)專業(yè)畢業(yè)設(shè)計內(nèi)容涉及電子電路的設(shè)計，包括運(yùn)用電路基礎(chǔ)、模擬電子、數(shù)字電子、單片機(jī)、可編程邏輯器件等相關(guān)知識與理論，同時還要在萬能電路板上進(jìn)行元器件的安裝和電路板的焊接。在這個過程中往往還需要加一個面包板的環(huán)節(jié)，就是學(xué)生要先在面包板上對所設(shè)計的電路進(jìn)行驗(yàn)證，若電路驗(yàn)證成功，則再到萬能電路板上進(jìn)行。在畢業(yè)設(shè)計中運(yùn)用Protel軟件，將極大縮減電路驗(yàn)證的流程，并大幅提高電路的可靠性。Protel軟件起到了很好的橋梁作用，有效銜接了電路設(shè)計與電子工藝制作，電路設(shè)計的合理性與否得以較可靠驗(yàn)證，而PCB板的制作使得電路連接簡單輕松，焊接的工作也簡便了不少。對學(xué)生來說，畢業(yè)設(shè)計的過程，成為檢驗(yàn)和鞏固并提高其系統(tǒng)專業(yè)知識的過程，同時還鍛煉了邏輯思維、整體意識和時間管理能力。

2.引入Protel軟件后應(yīng)電專業(yè)畢業(yè)設(shè)計的步驟

學(xué)生選定畢業(yè)設(shè)計課題后，一般需經(jīng)過以下七個步驟完成最終的畢業(yè)設(shè)計作品。

2.1 確定電路設(shè)計方案

根據(jù)所選課題的設(shè)計要求，結(jié)合專業(yè)已學(xué)的電子線路、單片機(jī)、PLC技術(shù)、CPLD可編程技術(shù)等相關(guān)知識，確定可實(shí)現(xiàn)的幾個方案，通過在經(jīng)濟(jì)上、電路可靠性上、電路性能方面等比較各方案，選擇出最佳的電路設(shè)計方案。

2.2 繪制電路原理圖

根據(jù)電路設(shè)計方案，打開Protel軟件，進(jìn)入原理圖編輯器，先設(shè)置圖紙參數(shù)，后查找或制作所需元件，并把它有序放置到原理圖上來，調(diào)整元器件之間的位置和間隔，再放置接插件、電源、接地符號等。然后，對電路進(jìn)行連線，連線完畢放置網(wǎng)絡(luò)標(biāo)號。生成材料清單，檢驗(yàn)所用元器件的Designator、Value、Footprint、Simulation等重要參數(shù)是否設(shè)置合理；生成網(wǎng)絡(luò)表，檢查電路信息，若發(fā)現(xiàn)錯誤及時糾正。最后，對整個電路進(jìn)行編譯ERC校驗(yàn)，確保電路正確。

2.3 電路仿真及方案修正

Protel DXP提供了10 種分析仿真方式，包括直流工作點(diǎn)、直流掃描、交流小信號、瞬態(tài)過程、Fourier、噪聲、傳輸函數(shù)、溫度掃描、參數(shù)掃描以及蒙特卡羅分析等。電路原理圖繪制完畢后，設(shè)置仿真方式并指定要顯示的數(shù)據(jù)節(jié)點(diǎn)，系統(tǒng)進(jìn)行電路仿真，生成sdf 文件，同時打開窗口顯示分析結(jié)果。觀察電路仿真結(jié)果，分析仿真波形是否符合電路設(shè)計要求，如果不符合，則重新調(diào)整電路參數(shù)進(jìn)行仿真，直到滿意為止。

2.4 設(shè)計PCB板并打印圖紙

電路仿真達(dá)到滿意結(jié)果后，就可以進(jìn)入PCB印制電路板的設(shè)計了。一般的步驟是先進(jìn)入PCB編輯環(huán)境，定義PCB印制電路板，可自定義板框大小，也可以采用軟件自帶的PCB板制板向?qū)韺?shí)現(xiàn)；接著從原理圖導(dǎo)入網(wǎng)絡(luò)表信息；再是對元件封裝進(jìn)行合理美觀布局；然后進(jìn)行布線規(guī)則的設(shè)置，線寬大小建議在12mil以上；最后是自動布線，布線成功后就可以使用熱轉(zhuǎn)印紙按1：1的比例依次選擇不同層進(jìn)行打印。

2.5 制作PCB板

PCB圖紙打印好后，分五步完成。第一步是曝光，選擇合適大小的曝光覆銅板，打開多功能制板系統(tǒng)抽屜式曝光機(jī)，將圖和覆銅板放入，曝光約90秒左右后完成；第二步是顯影，調(diào)制好一定濃度的溶液，并加熱到50攝氏度左右，將線路板放入顯影槽進(jìn)行顯影；第三步是蝕刻，蝕刻時間一般需要十幾分鐘；第四步是鉆孔，根據(jù)焊盤大小選擇不同的鉆頭進(jìn)行鉆孔；第五步是表面處理；若為雙面板，還要進(jìn)行第六步，過孔。線路板經(jīng)過以上步驟后，可用萬用表檢測電路是否均連通，以保證后面的步驟順暢進(jìn)行。

2.6 元器件接插并焊接

把選用好的元器件接插到合適的位置，用電烙鐵、松香等對元器件進(jìn)行焊接，這里要注意不要出現(xiàn)虛焊、假焊和漏焊現(xiàn)象，要盡可能做到焊點(diǎn)表面完整、連續(xù)和圓滑。

2.7 電路調(diào)試

電路焊接完畢，則需要用萬用表、示波器等工具對電路進(jìn)行調(diào)試，發(fā)現(xiàn)故障，進(jìn)行電路分析并排故，直到電路功能正常為止。一般來說，畢業(yè)設(shè)計的電路相對簡單，在前面幾個步驟都順利的情況下，電路調(diào)試基本都能成功。有出現(xiàn)問題的，往往都是電路設(shè)計方案本身存在問題，并在仿真階段也是含含糊糊過去的。

3.引入Protel軟件后應(yīng)電專業(yè)畢業(yè)設(shè)計的實(shí)效

將Protel軟件引入到應(yīng)用電子技術(shù)專業(yè)畢業(yè)設(shè)計后，總體來講，學(xué)生畢業(yè)設(shè)計的質(zhì)量大大提高。具體體現(xiàn)在以下四個方面。

一是學(xué)生對專業(yè)的自信加強(qiáng)了。畢業(yè)設(shè)計系統(tǒng)地考驗(yàn)了學(xué)生對所學(xué)專業(yè)知識的掌握和運(yùn)用能力。引入Protel軟件后的畢業(yè)設(shè)計里，學(xué)生既有對專業(yè)理論知識的提取、運(yùn)用和消化，又有基于產(chǎn)品研發(fā)過程的專業(yè)實(shí)踐的鍛煉，理論與實(shí)踐相結(jié)合，學(xué)生的專業(yè)自信明顯提升。

二是學(xué)生的綜合素質(zhì)增強(qiáng)了。畢業(yè)設(shè)計過程中，碰到的可能是對某個元器件用法和功能的不熟悉，也有可能是對電路參數(shù)大小比較模糊，這些都需要學(xué)生去查找文獻(xiàn)，提高自學(xué)能力；另外，在電路設(shè)計、電路仿真過程中，可能會出現(xiàn)參數(shù)不符合要求，需要修正和調(diào)整，這個過程可能是反復(fù)的，考驗(yàn)的是學(xué)生對某項(xiàng)任務(wù)的堅持不懈和百折不撓的精神；此外，還培養(yǎng)學(xué)生的嚴(yán)謹(jǐn)和細(xì)致。

三是學(xué)生畢業(yè)論文的內(nèi)容充實(shí)了。學(xué)生對畢業(yè)設(shè)計的整個過程進(jìn)行梳理和筆錄的內(nèi)容就可構(gòu)成畢業(yè)論文的核心內(nèi)容了。學(xué)生經(jīng)過畢業(yè)設(shè)計的親身實(shí)踐，有過程，有感觸，必然言之有物。

四是學(xué)生畢業(yè)就業(yè)的專業(yè)對口率提高了。引入Protel軟件后畢業(yè)設(shè)計，不僅讓學(xué)生對專業(yè)更有自信，同時學(xué)生對Protel軟件的掌握也加深了，對制板的流程也熟悉了，在就業(yè)過程中，Protel繪圖員工、制板工等相關(guān)崗位的工作也能承擔(dān)了。

4.結(jié)束語

在應(yīng)用電子技術(shù)專業(yè)畢業(yè)設(shè)計中引人Protel軟件，改變了過去畢業(yè)設(shè)計只注重理論設(shè)計的純教學(xué)性的做法，采取理論設(shè)計與實(shí)踐制作相結(jié)合，動手能力與創(chuàng)新精神相結(jié)合[3]，充分發(fā)揮學(xué)生主體性作用的方式相比，取得了良好的效果。

參考文獻(xiàn)：

[1]楊碧石.高職應(yīng)用電子技術(shù)專業(yè)畢業(yè)設(shè)計作品化教學(xué)模式探討[J].實(shí)驗(yàn)室研究與探索，2011（7）.

[2]司景萍，高志鷹.提高畢業(yè)設(shè)計質(zhì)量的措施探討[J].高等教育研究，2010（9）.

[3]吳偉雄，褚蓮娣，熊遠(yuǎn)生.應(yīng)用電子線路CAD軟件提高畢業(yè)設(shè)計質(zhì)量[J].嘉興學(xué)院學(xué)報，2006（11）.

作者簡介：