前言：想要寫(xiě)出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇數(shù)字電路論文范文，相信會(huì)為您的寫(xiě)作帶來(lái)幫助，發(fā)現(xiàn)更多的寫(xiě)作思路和靈感。

數(shù)字電路論文范文第1篇

1.1 信號(hào)線間距離的影響

計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的發(fā)展是電子設(shè)計(jì)領(lǐng)域一次新的突破，對(duì)計(jì)算機(jī)電子技術(shù)的發(fā)展有著極大的作用。但是，在現(xiàn)階段計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)中卻存在一定的問(wèn)題。例如，信號(hào)線間距離對(duì)計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)的影響，一般情況下，信號(hào)線間的距離會(huì)隨著印刷版電路密集度的增大而變化，越來(lái)越狹小，而在這個(gè)過(guò)程中，也會(huì)導(dǎo)致信號(hào)之間的電磁耦合增大，這樣就不會(huì)對(duì)其進(jìn)行忽略處理，會(huì)引發(fā)信號(hào)間的串?dāng)_現(xiàn)象，而且隨著時(shí)間的推移會(huì)越來(lái)越嚴(yán)重。

1.2 阻抗不匹配的問(wèn)題

阻抗是信號(hào)傳輸線上的關(guān)鍵因素，而在現(xiàn)階段計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)的過(guò)程中，卻存在信號(hào)傳輸位置上的阻抗不相匹配的現(xiàn)象，這樣極易引發(fā)反射噪聲，而反射噪聲將會(huì)對(duì)信號(hào)造成一定的破壞，使得信號(hào)的完整性受到極高速數(shù)字電路設(shè)計(jì)是電子技術(shù)行業(yè)發(fā)展的重要結(jié)晶，通過(guò)多個(gè)電子元件組成，更是將電子技術(shù)發(fā)揮的淋漓盡致，而且，計(jì)算機(jī)高速數(shù)字電路技術(shù)的應(yīng)用也極為廣泛。但是，在實(shí)際的應(yīng)用中，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)卻受到一些因素的影響，例如，信號(hào)線間距離的影響、阻抗不匹配的問(wèn)題、電源平面間電阻和電感的影響等，都會(huì)對(duì)計(jì)算機(jī)高速數(shù)字電路技術(shù)的運(yùn)行效率產(chǎn)生影響，要提升計(jì)算機(jī)高速數(shù)字技術(shù)的應(yīng)用效率，必須解決這些影響因素，對(duì)此，本文主要對(duì)計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)進(jìn)行研究。摘要大的影響。

1.3 電源平面間電阻和電感的影響

計(jì)算機(jī)高速數(shù)字化電路設(shè)計(jì)技術(shù)是根據(jù)實(shí)際的情況，利用先進(jìn)的電子技術(shù)設(shè)計(jì)而成，在諸多領(lǐng)域都得到廣泛的應(yīng)用?，F(xiàn)階段計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)中，由于電源平面間存在電阻和電感，使得大量電路輸出同時(shí)動(dòng)作時(shí)，就會(huì)使整個(gè)電路產(chǎn)生較大的瞬態(tài)電流，這將會(huì)對(duì)極端級(jí)高速數(shù)字電路地線以及電源線上的電壓造成極大的影響，甚至?xí)a(chǎn)生波動(dòng)的現(xiàn)象。

2計(jì)算機(jī)高速數(shù)字電路技術(shù)的研究分析

2.1 合理設(shè)計(jì)，確保計(jì)算機(jī)高速數(shù)字電路信號(hào)的完整性

通過(guò)以上的分析得知，現(xiàn)階段計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)中，由于受到阻抗不匹配的影響，對(duì)電路信號(hào)的完整性也造成一定的影響，因此，要對(duì)計(jì)算機(jī)高速數(shù)字電路技術(shù)進(jìn)行合理的設(shè)計(jì)，確保計(jì)算機(jī)高速數(shù)字電路信號(hào)的完整性。主要分為兩方面研究，一方面是對(duì)不同電路之間電路信號(hào)網(wǎng)的傳輸信號(hào)干擾情況進(jìn)行研究，也就是以上所提到的反射和干擾的問(wèn)題，而另一方面，要對(duì)不同信號(hào)在傳輸?shù)倪^(guò)程中，對(duì)電路信號(hào)網(wǎng)產(chǎn)生的干擾情況進(jìn)行分析。計(jì)算機(jī)高速數(shù)字電路在運(yùn)行的過(guò)程中，會(huì)受到阻抗不相匹配的因素而影響到電路信號(hào)的傳輸效率，而且，現(xiàn)階段計(jì)算機(jī)高速數(shù)字電路運(yùn)行的過(guò)程中，阻抗很難控制，經(jīng)常會(huì)出現(xiàn)阻抗過(guò)大或過(guò)小的現(xiàn)象，都會(huì)對(duì)電路信號(hào)傳播的波形產(chǎn)生一定的干擾，從而對(duì)計(jì)算機(jī)高速電路傳輸信號(hào)的完整性產(chǎn)生直接的影響。為了避免這類情況的發(fā)生，要對(duì)計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)展開(kāi)研究，從正常理論來(lái)看，高速數(shù)字電路設(shè)計(jì)難以使電路與臨街阻抗的狀態(tài)相互符合，可以對(duì)計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)進(jìn)行改進(jìn)，保持系統(tǒng)處于過(guò)阻抗?fàn)顟B(tài)，這樣就能保證計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)不會(huì)受到阻抗不等的狀態(tài)而影響到計(jì)算機(jī)高速數(shù)字電路信息傳輸?shù)耐暾浴?/p>

2.2 對(duì)高速數(shù)字電路電源進(jìn)行合理設(shè)計(jì)

電源是計(jì)算機(jī)高速數(shù)字電路技術(shù)的重要組成元件，通過(guò)以上的分析得知，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)中，由于受到電源平面間電阻和電感的影響，使得電源運(yùn)行過(guò)程中會(huì)出現(xiàn)過(guò)電壓的故障，也就是電源的波形質(zhì)量受到影響，嚴(yán)重影響到計(jì)算機(jī)高速數(shù)字電路運(yùn)行的可靠性。從理論上來(lái)看，如果高速數(shù)字電路設(shè)計(jì)中，電源系統(tǒng)中不存在阻抗的話是電路設(shè)計(jì)最理想的狀態(tài)，這樣整個(gè)信號(hào)的回路也不會(huì)存在阻抗耗損的問(wèn)題，系統(tǒng)中的各個(gè)點(diǎn)的點(diǎn)位就會(huì)保持恒定的狀態(tài)。但是，在實(shí)際中卻不會(huì)存在這種理想狀態(tài)，計(jì)算機(jī)高速數(shù)字電路系統(tǒng)運(yùn)行的過(guò)程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對(duì)電源系統(tǒng)的影響，就必須對(duì)其采取降低的處理措施。從當(dāng)今計(jì)算機(jī)高速數(shù)字電路系統(tǒng)電源材質(zhì)的分析了解到，電路系統(tǒng)中大多數(shù)都是采用大面積銅質(zhì)材料，如果結(jié)合電源系統(tǒng)要求來(lái)分析的話，這些材料遠(yuǎn)遠(yuǎn)達(dá)不到計(jì)算機(jī)高速數(shù)字電路電源的標(biāo)準(zhǔn)要求，這樣在系統(tǒng)正常運(yùn)行的過(guò)程中勢(shì)必會(huì)受到一定的影響，對(duì)此，要將所有影響因素進(jìn)行綜合性的考慮和研究，可以采用樓電容應(yīng)用到電路中，這樣可以有效的避免或降低電源面電阻和電感對(duì)系統(tǒng)的影響，從而有效的提高計(jì)算機(jī)高速數(shù)字電路系統(tǒng)運(yùn)行的可靠性。

3總結(jié)

數(shù)字電路論文范文第2篇

關(guān)鍵詞：無(wú)線發(fā)射FSK射頻發(fā)射器nRF902

1概述

nRF902是一個(gè)單片發(fā)射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發(fā)射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調(diào)制器組成。由于nRF902使用了晶體振蕩器和穩(wěn)定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過(guò)外接電阻進(jìn)行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機(jī)模式時(shí)的電源電流僅為10nA。采用FSK調(diào)制時(shí)的數(shù)據(jù)速率為50kbits/s。因此，該芯片適合于報(bào)警器、自動(dòng)讀表、家庭自動(dòng)化、遙控、無(wú)線數(shù)字通訊應(yīng)用。

2引腳功能和結(jié)構(gòu)原理

nRF902采用SIOC-8封裝，各引腳功能如表1所列。

表1nRF902的引腳功能

引腳端符號(hào)功能

1XTAL晶振連接端/PWR-UP控制

2REXT功率調(diào)節(jié)/時(shí)鐘模式/ASK調(diào)制器字輸入

3XO8基準(zhǔn)時(shí)鐘輸出（時(shí)鐘頻率1/8）

4VDD電源電壓（+3V）

5DIN數(shù)字?jǐn)?shù)據(jù)輸入

6ANT2天線端

7ANT1天線端

8VSS接地端（0V）

圖1所示是nRF902的內(nèi)部結(jié)構(gòu)，從圖中可以看出：該芯片內(nèi)含頻率合成器、功率放大器、晶體振蕩器和調(diào)制器等電路。

通過(guò)nRF902的天線輸出端可將平衡的射頻信號(hào)輸出到天線，該引腳同時(shí)必須通過(guò)直流通道連接到電源VDD，電源VDD可通過(guò)射頻扼流圈或者環(huán)路天線的中心接入。ANT1/ANT2輸出端之間的負(fù)載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應(yīng)使用400Ω的負(fù)載阻抗。

調(diào)制可以通過(guò)牽引晶振的電容來(lái)完成。要達(dá)到規(guī)定的頻偏，晶振的特性應(yīng)滿足：并聯(lián)諧振頻率fp應(yīng)等于發(fā)射中心頻率除以64，并聯(lián)等效電容Co應(yīng)小于7pF，晶振等效串聯(lián)電阻ESR應(yīng)小于60Ω，全部負(fù)載電容，包括印制板電容CL均應(yīng)小于10pF。由于頻率調(diào)制是通過(guò)牽引晶振的負(fù)載（內(nèi)部的變?nèi)荻O管）完成的，而外接電阻R4將改變變?nèi)荻O管的電壓，因此，改變R4的值可以改變頻偏。

將偏置電阻R2從REXT端連接到電源端VDD對(duì)可輸出功率進(jìn)行調(diào)節(jié)。nRF902的工作模式可通過(guò)表2所列方法進(jìn)行設(shè)置。

表2nPF902的工作模式設(shè)置

引腳

工作模式XTALREXTXO8DIN

低功耗模式（睡眠模式）GND---

時(shí)鐘模式VDDGNDVDD-

ASK模式VDDASK數(shù)據(jù)VDD或者GNDVDD

FSK模式VDDVDDVDD或者GNDFSK數(shù)據(jù)

在FSK模式時(shí)，調(diào)制數(shù)據(jù)將從DIN端輸入，這是nRF902的標(biāo)準(zhǔn)工作模式。

ASK調(diào)制可通過(guò)控制REXT端來(lái)實(shí)現(xiàn)。當(dāng)R2連接到VDD時(shí)，芯片發(fā)射載波。當(dāng)R2連接到地時(shí)，芯片內(nèi)部的功率放大器關(guān)斷。這兩個(gè)狀態(tài)可用ASK系統(tǒng)中的邏輯“1”和邏輯“0”來(lái)表示。在ASK模式，DIN端必須連接到VDD。

時(shí)鐘模式可應(yīng)用于外接微控制器的情況，nRF902可以給微控制器提供時(shí)鐘。它可在XO8端輸出基準(zhǔn)時(shí)鐘，XO8端輸出的時(shí)鐘信號(hào)頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時(shí)鐘信號(hào)頻率為1.695MHz。

在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒(méi)有數(shù)據(jù)發(fā)射時(shí)，芯片可工作在低功耗模式以延長(zhǎng)電池的使用時(shí)間。電路從低功耗模式轉(zhuǎn)換到發(fā)射模式需要5ms的時(shí)間，從時(shí)鐘模式轉(zhuǎn)換到發(fā)射模式需要50μs的時(shí)間。

圖2nRF902的應(yīng)用電路

數(shù)字電路論文范文第3篇

關(guān)鍵詞：硬件描述語(yǔ)言，VerilogHDL，ITL，Tempura

 

1、引言

幾十年前，人們所做的復(fù)雜數(shù)字邏輯電路及系統(tǒng)的設(shè)計(jì)規(guī)模比較小也比較簡(jiǎn)單，其中所用到的FPGA或ASIC設(shè)計(jì)工作往往只能采用廠家提供的專用電路圖輸入工具來(lái)進(jìn)行。為了滿足設(shè)計(jì)性能指標(biāo)，工程師往往需要花好幾天或更長(zhǎng)的時(shí)間進(jìn)行艱苦的手工布線。碩士論文，ITL。工程師還得非常熟悉所選器件的內(nèi)部結(jié)構(gòu)和外部引線特點(diǎn)，才能達(dá)到設(shè)計(jì)要求。這種低水平的設(shè)計(jì)方法大大延長(zhǎng)了設(shè)計(jì)周期。

近年來(lái)，F(xiàn)PGA 和ASIC 的設(shè)計(jì)在規(guī)模和復(fù)雜度方面不斷取得進(jìn)展，而對(duì)邏輯電路及系統(tǒng)的設(shè)計(jì)的時(shí)間要求卻越來(lái)越短。碩士論文，ITL。這些因素促使設(shè)計(jì)人員采用高水準(zhǔn)的設(shè)計(jì)工具，如：硬件描述語(yǔ)言（Verilog HDL 或VHDL）來(lái)進(jìn)行設(shè)計(jì)。

然而，Verilog HDL 硬件描述語(yǔ)言缺乏對(duì)于電路邏輯關(guān)系描述和分析的形式化方法，尤其是缺乏基于時(shí)序的邏輯描述。這對(duì)于化簡(jiǎn)和檢驗(yàn)正確性都帶來(lái)了麻煩。而ITL語(yǔ)言描述則提供了另一套基于時(shí)序的形式化解決方法，對(duì)Verilog HDL 硬件描述語(yǔ)言起到了很好的補(bǔ)充作用。

2、ITL簡(jiǎn)介

區(qū)間時(shí)態(tài)邏輯(interval Temporal logic，ITL)是一種用于描述離散區(qū)間或時(shí)段的邏輯系統(tǒng)，它是時(shí)態(tài)邏輯的一個(gè)分支。我們可以把一個(gè)區(qū)間(interval)看作是一個(gè)有限的狀態(tài)序列;這里的狀態(tài)就是從所有變量到其值的映射。區(qū)間的長(zhǎng)度定義為該區(qū)間內(nèi)狀態(tài)數(shù)減 1。因此，只含有一個(gè)狀態(tài)的區(qū)間的長(zhǎng)度為0。一個(gè)區(qū)間s0… sn 的長(zhǎng)度是n。一個(gè)只有單個(gè)狀態(tài)的區(qū)間的長(zhǎng)度是0。

ITL 的基本表達(dá)式和公式的語(yǔ)法如下所示

表達(dá)式：

公式：

其中，μ為一個(gè)整數(shù)值;a 為靜態(tài)變量(在區(qū)間內(nèi)不改變);A 為狀態(tài)變量(在區(qū)間內(nèi)

值可變);g 是函數(shù)符號(hào);p 為謂詞。碩士論文，ITL。下面我們以RS 觸發(fā)器為例來(lái)說(shuō)明ITL的使用：

一個(gè)RS 觸發(fā)器是一個(gè)簡(jiǎn)單的儲(chǔ)存和保持一位數(shù)據(jù)的記憶單元。兩個(gè)輸入決定了互補(bǔ)的輸出和。S（Set）為置一，R（Reset）為置零。

圖1 RS 觸發(fā)器結(jié)構(gòu)圖圖2 RS 觸發(fā)器的真值表

按照傳統(tǒng)的方法，根據(jù)真值表列出輸入輸出變量的邏輯方程，得到：

Qn+1=S+￢R*Qn

S*R=0

而用 ITL描述可以直接把邏輯關(guān)系（動(dòng)作、謂詞）寫(xiě)出來(lái)，再化簡(jiǎn)：

把時(shí)間等參數(shù)變量考慮進(jìn)去，我們就可以得到RS觸發(fā)器的結(jié)構(gòu)方程：

3、Tempura

用ITL 能夠方便準(zhǔn)確地描述基于時(shí)序的數(shù)字電路，然而缺乏可執(zhí)行能力，運(yùn)算公式不能直接進(jìn)行計(jì)算機(jī)仿真和驗(yàn)證。Tempura 則是ITL 強(qiáng)有力的可編程可執(zhí)行的工具集，大大增強(qiáng)了ITL 的實(shí)用性。Tempura 是一種可直接執(zhí)行的數(shù)字電路時(shí)序邏輯設(shè)計(jì)方式，是 ITL 的一個(gè)可執(zhí)行子集。發(fā)展到今天，Tempura 已經(jīng)能夠直接在Windows 環(huán)境下運(yùn)行。碩士論文，ITL。只要熟悉ITL 的語(yǔ)句，對(duì)照著Tempura 自帶的指導(dǎo)工具，使語(yǔ)法公式一一對(duì)應(yīng)就可以進(jìn)行編程和仿真，十分方便。碩士論文，ITL。

下面我們還是以RS 觸發(fā)器為例來(lái)說(shuō)明

用VerilogHDL采用門級(jí)描述為：

moduleRS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

nor (Q,R,QB);

nor (QB,S,Q);

endmodule

用VerilogHDL采用行為描述為：

moduleRS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

reg Q;

assign QB=~Q;

always@(R or S)

case({R,S})

2'b01:Q<=1;

2'b10:Q<=0;

2'b11:Q<=1'bx;

endcase

endmodule

而根據(jù)前文所述的用 ITL描述的RS觸發(fā)器改寫(xiě)成Tempura 語(yǔ)言，代碼如下：

為了檢驗(yàn)設(shè)計(jì)結(jié)果，需要輸入仿真參量，代碼如下：

(S=0) and (R=0)and (Q=0) and (Qbar=0) and

for lis<<1,0>,<0,0>,<0,1>,<1,0>,<0,0>>

do (len(5)and (Sgets l0) and (R gets l1)

)

and

(S,R)latch(Q,Qbar)

仿真結(jié)果如下，和真值表一樣。

圖3 仿真結(jié)果

傳統(tǒng)的數(shù)字電路設(shè)計(jì)方法繁瑣且不嚴(yán)謹(jǐn)，而且往往缺乏時(shí)序邏輯的描述能力。針對(duì)這個(gè)問(wèn)題，HDL的使用為硬件設(shè)計(jì)師提供了一個(gè)非常好的分析和設(shè)計(jì)數(shù)字硬件的工具，也為溝通軟件和硬件提供了一種方法。然而，這些 HDL 一般是為模擬數(shù)字硬件的功能而設(shè)計(jì)，往往比較適用于較低層級(jí)的設(shè)計(jì)。同時(shí)傳統(tǒng)的HDL 設(shè)計(jì)方法缺乏對(duì)數(shù)字硬件推理和證明的機(jī)制；對(duì)行為描述的能力較弱，缺乏形式設(shè)計(jì)或驗(yàn)證的支持工具。形式化的設(shè)計(jì)方法則提供另一種強(qiáng)有力的數(shù)字電路描述。在軟件工程中，形式方法已經(jīng)取得一些引人注目的成就。但是在硬件設(shè)計(jì)領(lǐng)域，形式方法的應(yīng)用研究和成就仍然在起步階段。在國(guó)內(nèi)的面向市場(chǎng)的數(shù)字電路設(shè)計(jì)，情況更是這樣，形式方法的使用很是有限。ITL 等形式方法（特別是配以成熟高效的可執(zhí)行工具，如Tempura）， 將有效提高我們描述和設(shè)計(jì)數(shù)字電路。碩士論文，ITL。正如本文開(kāi)頭所說(shuō)，在硬件設(shè)計(jì)速度趕不上軟件速度的今天，形式方法將給我們帶來(lái)一種新的突破思路，這在未來(lái)的電路設(shè)計(jì)領(lǐng)域?qū)⒂袕V闊的應(yīng)用和發(fā)展空間。

參考文獻(xiàn)

[1]Benjamin C. Mosszkowski. ITL HandbookDecember 6, 2007

[2]Antonio Cau. Interval Temporal Logic Anot so short introduction 2009

[3]舒風(fēng)笛?！睹嫦蚯度胧綄?shí)時(shí)軟件的需求規(guī)約語(yǔ)言及檢測(cè)方法》，武漢大學(xué)，2004

[4]夏宇聞?！禫erilog 數(shù)字系統(tǒng)設(shè)計(jì)教程》，2008年，北京：北京航天航空大學(xué)出版社。

數(shù)字電路論文范文第4篇

關(guān)鍵詞：數(shù)字電話設(shè)計(jì)；抗干擾技術(shù)；分析

科學(xué)技術(shù)不斷發(fā)展，促進(jìn)了電子設(shè)備的不斷提高，現(xiàn)在人們廣泛應(yīng)用電子設(shè)備，尤其智能手機(jī)的應(yīng)用，其用戶不斷增加，用電設(shè)備密度不斷增加，在空間應(yīng)用過(guò)程中，可能造成電磁環(huán)境的不斷惡化，電子設(shè)備之間可能造成干擾，影響電子設(shè)備的正常工作，必須提高電子設(shè)備之間的抗干擾性能，因此我們?cè)跀?shù)字電路設(shè)計(jì)的過(guò)程中，采用數(shù)字電路集成電路的方式進(jìn)行提高抗干擾性能，利用科技手段，不斷提升抗干擾能力，符合現(xiàn)在數(shù)字電路設(shè)計(jì)的發(fā)展趨勢(shì)。

1硬件抗干擾技術(shù)在數(shù)字電路設(shè)計(jì)環(huán)節(jié)的應(yīng)用

1.1安全接地技術(shù)

安全接地技術(shù)是一種常用的技術(shù)，把機(jī)殼接入大地，讓電量轉(zhuǎn)移到大地，減少電荷積累情況，減少因?yàn)殪o電等原因造成人與機(jī)械設(shè)備等受到安全影響。設(shè)備裝置在實(shí)際應(yīng)用過(guò)程中，絕緣層可能出現(xiàn)破損等現(xiàn)象，就可能造成機(jī)殼帶帶電，這時(shí)候的電量是足夠大的，不能及時(shí)轉(zhuǎn)移，可能造成嚴(yán)重的后果，利用安全接地技術(shù)可以把多余電荷轉(zhuǎn)移出去，還能及時(shí)切斷電源等，對(duì)其安全性能起到保護(hù)作用。

1.2避雷擊接地技術(shù)

用電設(shè)備基本都需要采用避雷擊效果，一般通常采用避雷針，當(dāng)出現(xiàn)雷擊的情況下，可以進(jìn)行電荷的轉(zhuǎn)移，下雨天氣打雷時(shí)候，出現(xiàn)雷擊的情況是產(chǎn)生電荷的，一旦遇到用電設(shè)備等，瞬間可以產(chǎn)生大量的電荷，對(duì)周圍人和物產(chǎn)生損害現(xiàn)象，必須采用技術(shù)及時(shí)轉(zhuǎn)移電荷，減少對(duì)人的傷害，對(duì)用電設(shè)備也起到保護(hù)作用。

1.3屏蔽接地技術(shù)

屏蔽接地技術(shù)是一種常用的對(duì)用電設(shè)備的保護(hù)作用措施，在實(shí)際應(yīng)用過(guò)程中，也是設(shè)計(jì)人員經(jīng)常采用的方式，具有一定的應(yīng)用價(jià)值。屏蔽技術(shù)需要和接地技術(shù)配合使用，其屏蔽效果才能夠提升。像是靜電屏蔽技術(shù)。若是在帶正電導(dǎo)體周圍圍上完整的金屬屏蔽體，則于屏蔽體的內(nèi)側(cè)所獲取的負(fù)電荷將會(huì)等同于帶電導(dǎo)體，同時(shí)外側(cè)所存在的正電荷也和帶電導(dǎo)體等量，這就造成外側(cè)區(qū)域仍舊存在電場(chǎng)。若是對(duì)金屬屏蔽體進(jìn)行接地處理，那么外側(cè)的正電荷可能會(huì)流入大地之中，則可以消除外側(cè)區(qū)域的電場(chǎng)，也就是金屬屏蔽之中將會(huì)對(duì)正電導(dǎo)體的電場(chǎng)進(jìn)行屏蔽處理。屏蔽接地技術(shù)的應(yīng)用，在技術(shù)上起到革新作用，在應(yīng)用過(guò)程中，起到重要保護(hù)作用，具有一定現(xiàn)實(shí)應(yīng)用價(jià)值。

2軟件抗干擾技術(shù)在數(shù)字電路設(shè)計(jì)環(huán)節(jié)的應(yīng)用

2.1數(shù)字濾波技術(shù)

數(shù)字濾波技術(shù)是一種仿真技術(shù)，基于硬件設(shè)備的仿真技術(shù)，但在實(shí)際應(yīng)用過(guò)程中，不依賴硬件技術(shù)，只是通過(guò)模擬技術(shù)進(jìn)行設(shè)置，實(shí)現(xiàn)數(shù)字濾波。在具體應(yīng)用過(guò)程中，先借助于硬件技術(shù)進(jìn)行干擾技術(shù)的應(yīng)用，減少干擾性能，在具體通過(guò)軟件進(jìn)行有效的濾波，起到真正的數(shù)字濾波技術(shù)，減少抗干擾能力。數(shù)字濾波技術(shù)的方法有多種多樣，我們?cè)趹?yīng)用過(guò)程中，需要根據(jù)實(shí)際情況，選擇適應(yīng)的數(shù)字濾波技術(shù)的處理方式，起到真正數(shù)字濾波作用，在數(shù)字電路設(shè)計(jì)的過(guò)程中，利用軟件技術(shù)進(jìn)行有效應(yīng)用，是設(shè)計(jì)環(huán)節(jié)中的重要步驟。

2.2軟件“看門狗”的使用

軟件程序在應(yīng)用過(guò)程中，往往容易出現(xiàn)死循環(huán)等現(xiàn)象，在數(shù)字電路設(shè)計(jì)過(guò)程中，設(shè)計(jì)者要考慮這方面問(wèn)題，采用“看門狗”技術(shù)，防治程序死循環(huán)現(xiàn)象發(fā)生。硬件看門狗就是一個(gè)定時(shí)器對(duì)系統(tǒng)進(jìn)行有效的監(jiān)控，合理的根據(jù)監(jiān)控情況進(jìn)行有效處理，起到看門狗的效果。

3實(shí)例論述

3.1通過(guò)硬軟件技術(shù)促使計(jì)算機(jī)系統(tǒng)脫離死態(tài)

為了使干擾問(wèn)題得到及時(shí)的解決，在硬件方面可以使用一個(gè)硬件計(jì)時(shí)器，

3.2程序“跑飛”階段進(jìn)行數(shù)據(jù)保存的硬軟件辦法

由于計(jì)算機(jī)系統(tǒng)在被強(qiáng)電磁干擾或影響之后，計(jì)算機(jī)系統(tǒng)之中正在正常運(yùn)行的程序或許會(huì)被打亂，進(jìn)而在內(nèi)存中出現(xiàn)轉(zhuǎn)移情況，同時(shí)這種轉(zhuǎn)移是不能被控制的，也就是發(fā)生“跑飛”情況。該問(wèn)題的出現(xiàn)或許會(huì)造成確保軟件正常運(yùn)行的重要參數(shù)被破壞、沖掉。通過(guò)硬軟件結(jié)合措施、方法的運(yùn)用，能夠在出現(xiàn)斷電事故或者是發(fā)生強(qiáng)干擾情況之后，使各重要參數(shù)得到保護(hù)，從而使系統(tǒng)的連續(xù)運(yùn)轉(zhuǎn)或者是再恢復(fù)獲得可靠的保證。

參考文獻(xiàn)：

[1]劉海權(quán),田露,宋立業(yè).傳統(tǒng)光電編碼器防震動(dòng)抗干擾電路的優(yōu)化[J].電氣技術(shù),2015(12).

[2]楊昆.綜述單片機(jī)控制系統(tǒng)的抗干擾設(shè)計(jì)[J].黑龍江科技信息,2016(04)

[3]李娜.數(shù)字集成電路低功耗優(yōu)化設(shè)計(jì)解析[J].通訊世界,2016(15).

[4]王劍鋒.DCS控制系統(tǒng)抗干擾分析[J].通訊世界,2015(19).

[5]姚年春,徐濤.電機(jī)保護(hù)裝置的抗干擾措施設(shè)計(jì)[J].信息技術(shù)與信息化,2014(04).

[6]熊軼娜,吳躍明,陳潔.數(shù)控機(jī)床控制系統(tǒng)的抗干擾分析[J].組合機(jī)床與自動(dòng)化加工技術(shù),2009(08).

[7]陳友明,黃運(yùn)生.DSP系統(tǒng)抗干擾技術(shù)的分析[J].現(xiàn)代計(jì)算機(jī)(專業(yè)版),2008(09).

數(shù)字電路論文范文第5篇

關(guān)鍵詞：電磁干擾；電氣隔離；看門狗

在信號(hào)的傳輸過(guò)程中，不可避免的會(huì)遇到各種干擾，如何有效的減少或消除干擾，使信號(hào)能夠穩(wěn)定傳輸，是系統(tǒng)設(shè)計(jì)中的關(guān)鍵問(wèn)題。本文以RS-485傳輸電路為例，從軟硬件兩方面分析信號(hào)在傳輸過(guò)程中會(huì)遇到的各種干擾，并給出具體的解決方案。

1  硬件抗干擾設(shè)計(jì)

在傳輸電路的設(shè)計(jì)過(guò)程中主要出現(xiàn)以下問(wèn)題：電氣噪聲干擾傳輸線路；強(qiáng)電磁（雷電）沖擊；數(shù)字電路對(duì)模擬電路的干擾等。

針對(duì)上述問(wèn)題的產(chǎn)生，本傳輸電路在硬件設(shè)計(jì)方面主要采取以下措施:

1) 對(duì)于芯片閑置的引腳，在不影響系統(tǒng)的邏輯功能的情況下接地或接電源。

2) 布線時(shí)，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。

3) 布線時(shí)盡量減少回路環(huán)的面積，以減少感應(yīng)噪聲。避免90度折線，減少高頻噪聲發(fā)射。

4) 晶振布線時(shí)，晶振和單片機(jī)引腳盡量靠近，晶振下方盡量不要走線。

5) 采用光耦元件實(shí)現(xiàn)RS-485接口的電氣隔離。這種方案可以承受高電壓、持續(xù)時(shí)間較長(zhǎng)的瞬態(tài)干擾，實(shí)現(xiàn)起來(lái)也比較容易。

6) 旁路保護(hù)方法。利用瞬態(tài)抑制元件TVS管，將具有危害性的瞬態(tài)能量旁路到大地。

7) 將電源地和模擬地相隔離，通過(guò)0歐的電阻相連。將電源地和RS-485地相隔離，通過(guò)磁珠相連。

8) 正確地處理“模擬地”與“數(shù)字地”。數(shù)字電路是非線形的，邏輯門的開(kāi)關(guān)都會(huì)產(chǎn)生電流沖擊，所以在數(shù)字地上高頻擾動(dòng)很強(qiáng)烈。因此，數(shù)字地與模擬地不能有共同路徑或者環(huán)路，只應(yīng)單點(diǎn)連接。

RS-485信號(hào)傳輸?shù)木唧w電路如圖1所示

                圖1  RS-485信號(hào)傳輸電路

2  軟件抗干擾設(shè)計(jì)

系統(tǒng)的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設(shè)計(jì)上采取恰當(dāng)?shù)拇胧员闾岣呦到y(tǒng)的可靠性，我們主要采用看門狗(Watchdog)監(jiān)視系統(tǒng)的運(yùn)行狀態(tài)。

看門狗又稱程序運(yùn)行監(jiān)視器，能有效的防止系統(tǒng)在不可預(yù)測(cè)的干擾作用下產(chǎn)生的程序執(zhí)行紊亂，即“程序跑飛”。目前很多MCU都自帶有內(nèi)部看門狗，我們?cè)谡麢C(jī)運(yùn)行是將看門狗打開(kāi)，如果MCU不能在規(guī)定的時(shí)間內(nèi)將Watchdog復(fù)位，Watchdog從內(nèi)部觸發(fā)RESET中斷，將整個(gè)系統(tǒng)復(fù)位，從而使整個(gè)系統(tǒng)重新運(yùn)行，避免了程序死鎖。

信號(hào)傳輸電路的主程序如下：

    void main(void)

{

    uint idata  i,j；      定義i,j為無(wú)符號(hào)整型變量

  WDT_feed()；              為看門狗控制寄存器賦初值

  for(i=0;i

{

  WDT_feed()；            喂看門狗

  DelayMS(30)；

}

  InitSystem()；            系統(tǒng)初始化

  timer2_run；              定時(shí)器2開(kāi)始工作

  while(1)                  進(jìn)入循環(huán)

{

  WDT_feed()；            喂看門狗

  while(!SystemTimerFlag)；當(dāng)SystemTimerFlag=1，跳出本層循環(huán)

    TimerTick20ms()；        保證程序的循環(huán)周期為20ms 

      RS23220ms()；            RS232函數(shù)

  KEY20ms()；              鍵盤輸入函數(shù)

  if(HardFailureFlag)；

  {                      ；如果RS485通訊失敗

  RS485StateLedOff()；  RS485狀態(tài)指示燈滅

  PizzerOn()；          蜂鳴器鳴叫 

  }

}

3  結(jié)語(yǔ)

本文針對(duì)信號(hào)在傳輸過(guò)程中受干擾問(wèn)題，通過(guò)實(shí)例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統(tǒng)的穩(wěn)定性。適用于各種遠(yuǎn)距離的有線傳輸系統(tǒng)。

參考文獻(xiàn)：

[1] 傅豐林等.電子線路基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社,2001

[2] 謝金明等.高速數(shù)字電路設(shè)計(jì)與噪聲控制技術(shù).北京：電子工業(yè)出版社,2003-4

[3] 顧海洲等.PCB電磁兼容技術(shù)—設(shè)計(jì)實(shí)踐.北京：清華大學(xué)出版社,2004-6

[4] 工靜.低壓電力線傳輸特性分析.南京理工大學(xué)碩士論文，2000